

APELLIDOS: _____ NOMBRE: _____

Normas: *Escribe los apellidos y el nombre en cada hoja de examen, aunque se vaya a entregar en blanco. No mezcles en la misma hoja respuestas de bloques diferentes: se entregará cada hoja por separado. El uso de calculadora **no** está permitido. Todas las respuestas deben incluir su justificación o los cálculos pertinentes.*

Importante!: *Los exámenes de procesador y caché se repartirán a continuación a los que alumnos que no hayan alcanzado al menos el 50% de la puntuación. Se pueden solicitar también voluntariamente, y en ese caso la nota de la segunda oportunidad será la obtenida en este examen.*

Bloque A

[0.75p] 1. Un programa consta de 10^9 instrucciones. El 60% son operaciones en punto flotante que tardan 10 ciclos en ejecutarse, mientras que las restantes tardan 5 ciclos. El programa se ejecuta en dos procesadores, S1 y S2, que implementan el mismo conjunto de instrucciones. S1 es un procesador multiciclo a 2 GHz y S2 un procesador segmentado a 500 MHz. En S2 el programa tarda 3 segundos en ejecutarse.

(a) Calcula el CPI de S1 y S2 para este programa.

(b) Calcula el rendimiento de S1 según la métrica FLOPS.

(c) Usando la Ley de Amdahl, determina en qué proporción debería mejorarse la unidad de punto flotante de S1 para que la ejecución de este programa tarde lo mismo en ambos procesadores.

[2p] 2. Un computador utiliza memoria virtual paginada en dos niveles y cuenta con 32 KiB (2^{15} bytes) de memoria principal y 1 MiB (2^{20} bytes) de memoria virtual. La memoria se divide en 128 páginas físicas (2^7). Cada tabla de páginas involucrada en el proceso de traducción ocupa exactamente una página física, y cada entrada comienza con 1 bit de residencia, seguido de 1 bit de modificación, 23 bits adicionales de protección y control, y el número de página física.

(a) Indica en qué campos y con qué valores (en hexadecimal) se dividiría la dirección virtual 0x5D392 y la dirección física 0x72B4.

(b) Calcula cuánto ocuparían todas las tablas de nivel 2 de un proceso

(c) En la traducción de las siguientes direcciones virtuales (DV), se indica en la siguiente tabla el contenido de las tablas de páginas de nivel 1 (PT1) y 2 (PT2), en hexadecimal. Si es posible realizar la traducción, indica la dirección física correspondiente (DF). En caso contrario, justifica por qué no es posible hacerla.

DV	TP1	TP2	DF
905D7	8341 1C00	6529 AC32	
72A42	9B21 6B30	C2A8 04A5	
C3B12	D281 6A03	8A21 BC52	

(d) Para la primera dirección del apartado anterior (0x905D7), determina la dirección de la entrada en la tabla de páginas de nivel 2.

(e) Supongamos que este sistema tuviese 256 KiB de memoria virtual y un proceso utiliza todo el espacio virtual. Las direcciones virtuales se dividirían en 10 bits de página virtual y 8 bits de desplazamiento. Determina la partición más eficiente de esos 10 bits de PV en dos niveles de paginación.

APELLIDOS: _____ NOMBRE: _____

Bloque A

- [0.5p] 3. Tenemos discos duros de capacidad 2 TiB y queremos montar un RAID con una capacidad neta de 10 TiB. Estamos pensando en las configuraciones de RAID 5 y RAID 6. Razona cuál sería la capacidad total que tendría cada una de estas dos configuraciones. Como sistemas RAID, indica dos características comunes y una diferencia entre un RAID 5 y un RAID 6.

[0.75p] 4. Tenemos un sistema con memoria virtual de páginas de 1 KiB que conecta la memoria principal con el almacenamiento secundario mediante un bus síncrono de 128 bits a 1 GHz.

Las transferencias de las páginas están gestionadas por una DMA a través de este bus en bloques del tamaño de la anchura del bus, necesitando 300 ns para la lectura del primer bloque y 10 ns para el resto. La DMA realiza la lectura de una página en una única transacción.


Tanto el envío de 128 bits a través del bus como el de la dirección al controlador del almacenamiento secundario requieren un ciclo. Las transferencias de datos leídos más recientemente pueden solaparse con la lectura de los siguientes.

Para finalizar la transacción la CPU atiende la interrupción enviada por la DMA ejecutando una rutina de 17 instrucciones. La CPU es multiciclo y cada instrucción necesita 4 ciclos para ejecutarse, siendo la frecuencia de CPU también de 1 GHz.

Calcula la latencia y el ancho de banda para la lectura de una página.

APELLIDOS: _____ NOMBRE: _____

Borrador



Bloque B

[2p] 5. El siguiente código se ejecuta en el procesador segmentado de 5 etapas estudiado en clase: IF, ID, EX, MEM y WB. Los saltos se deciden en la etapa ID empleando predicción de salto fijo no efectivo. Hay una unidad de detección de riesgos en la etapa ID, y una unidad de anticipación en la etapa EX. La unidad de suma en punto flotante está segmentada, y requiere 3 ciclos de reloj para efectuar una operación de suma. Cada una de las etapas MEM y WB sólo puede gestionar una instrucción en cada ciclo.

(a) [0.5p] Muestra el diagrama multiciclo para **la primera iteración** de este código, marcando de forma explícita **las anticipaciones y los bloqueos del pipeline**.

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
1 addi \$t4, \$0, 10															
Loop:															
2 lw \$a1, 0(\$a0)															
3 add \$t0, \$a1, \$t4															
4 sw \$t0, 0(\$a0)															
5 addi \$t4, \$t4, -1															
6 addi \$a0, \$a0, 4															
7 bne \$t4, \$0, Loop															
8 sw \$t0, 0(\$a0)															

(b) [0.25p] Indica dos dependencias verdaderas (de datos) y una antidependencia que aparezcan en el cuerpo del bucle.

(c) [0.25p] ¿Cuáles de estas dependencias generan un riesgo? ¿De qué tipo?

- (d) [0.25p] Discute la veracidad de la siguiente afirmación: “Si el procesador implementase salto retardado, se puede eliminar la instrucción 4 y, tras la ejecución, el array que recorre \$a0 tendrá los mismos valores que usando el código original en el procesador sin salto retardado, sólo que desplazados una posición.”.

- (e) [0.25p] Calcula la tasa de acierto del predictor de salto según los siguientes modos de procesamiento de salto que podría implementar el procesador: salto fijo no efectivo, predictor de salto de 1 bit y predictor de salto de 2 bits. En los modos de predicción dinámica, la predicción inicial es de salto no efectivo.

- (f) [0.5p] Razona cuáles de las siguientes señales de control estarían activas (valor 1) en cualquiera de las etapas del procesado durante el ciclo de ejecución 8: MemRead, MemWrite, RegWrite, Mem2Reg, Branch, IF_flush.

Bloque C

- [2p] 6. Un computador tiene una memoria principal de **256 KiB** y una memoria caché de **correspondencia directa de 1024 B** con líneas de **4 bytes**. Las políticas de escritura son **post-escritura (write-back)** y **ubicar en escritura (write-allocate)**. Comenzando con la caché vacía, ejecutamos el siguiente código. La matriz A está almacenada por filas comenzando en la dirección 0x06000, y cada elemento de tipo “int” ocupa 4 bytes. Las variables escalares se almacenan en registros de la CPU y no generan accesos a memoria.

```
int i, j, A[7][1024];
for (i = 1; i <= 2; i++)
    for (j = 1; j <= 2; j++)
        A[j][i] = A[0][1024 - j]
```

- (a) **[0.3p]** Calcula la dirección de memoria ocupada por `A[j][i]` en función de “j” y “i”.

$$\&A[j][i] = \boxed{0x} + \boxed{0x} \times j + \boxed{0x} \times i$$

- (b) **[0.3p]** Indica la partición en campos de una dirección física desde el punto de vista de la caché.

- (c) **[0.6p]** Rellena todos los campos de la siguiente tabla de accesos a memoria: dirección, etiqueta, e índice/conjunto (en formato **hexadecimal**); indica si el acceso resulta en un acierto o un fallo caché, y en este último caso en qué tipo de fallo; e indica si el acceso provoca una escritura a memoria principal (MP) o no.

[illegible]

(d) **[0.3p]** Si el tiempo medio de acceso a memoria fue de 43 ciclos, y el tiempo de acierto caché es de 1 ciclo, calcula el tiempo de acceso a memoria principal.

(e) **[0.6p]** Discute la veracidad de las siguientes afirmaciones:

- i. En esta caché se podría solapar la comprobación de la etiqueta con la transmisión de los datos

- ii. Sólo los fallos de conflicto pueden provocar escrituras a memoria principal en esta caché.